400-810-1218加入收藏夹|设为主页|广告服务|网币|登录|注册
当前位置:首页 >> 技术频道 >> IC技术

基于FPGA的高速FIR数字滤波器的设计

来源:eaw.com.cn 作者:佚名 发布时间:2009-05-06 09:34:10 发表评论

摘要:FPGA乘累加的快速算法,可以设计出高速的FIR数字滤波器,使FPGA在数字信号处理方面有了长足的发展。

关键词:数字滤波器

  5 FIR滤波器的频率特性分析

  利用Matlab中rand()和round()函数产生-128~128之间中100个整随机数,求幅频响应如图5所示。

  

 

  再将这100个数通过FIR滤波器,求输出的幅频响应如图6所示。

  

 

  比较输入x与输出y的幅频特性,可以看出FIR滤波器为低通滤波,指标符合设计要求。

  6 用ISE综合分析FIR滤波器的性能分析

  分析设计框图可以看出,占用时间最长的路径为8位加法器——乘法器——累加器,这是影响工作频率最主要的部分。设计中采用流水线技术,在这条路径中增加寄存器,将最长路径拆分成较短路径,可以取得比较好的效果,提高系统的工作频率。

  

 

  

 

  FIR滤波器的最高工作频率如下:

  

 

  可以看出最高工作频率可以达到154.84 MHz,实现了高速FIR数字滤波器的设计。
 

0
顶一下
0
踩一下

相关文章

发表评论

请自觉遵守互联网相关政策法规,作者管理后台可以删除恶意评论、广告和违禁词语。