片上系统(SOC)是在单一芯片上实现信号采集、转换、存储、处理和I/ O接口等多种功能,具有面积小、功耗低、设计时间短、成本低和高性能指标等特点. SoC设计的核心是IP 核设计. 在SoC的模拟集成电路设计中,使用简单的电路结构来实现高性能成为模拟电路设计的趋势. 是模拟电路最重要的电路单元,但是随着电源电压的不断降低,常规设计的运放受阈值电压及饱和电压降的影响而导致运放的输入输出动态范围不断减小,影响后级电路的正常工作. 为了增大运算放大器的动态范围,出现了Rail-to-Rail 结构.

　　通常的两级Rail-to-Rail 运放包含复杂的AB类输出级,它占用很大的芯片面积. 而且AB类控制会增加运放的噪声和失调电压.虽然有的运放克服了上述问题. 然而, 由于使用了复杂的浮地电流源来偏置求和电路和AB 类输出级,输入级跨导随共模电压发生很大的变化,使得频率补偿特性难以达到最佳. 此外,输出晶体管的瞬态电流随电流电压变化 .

　　笔者提出了一种基于SoC应用的5V Rail-to-Rail 运算放大器,其中输入级采用互补差分对输入. 运放的输出级不同于以往复杂的AB类输出级,也不同于使用浮地电流源来偏置求和电路和AB 类输出级的电路,而是采用分压电路来实现. 整个运放的电路结构简单有效,非常适合SOC应用.

　　1 　电路结构

　　1.1 　输入级

　　通常,运算放大器的输入级均采用匹配性能好,失调、温漂很小的差分放大电路. 为了使运放的共模输入在整个电源范围内变化时电路都能正常工作,采用NMOS管和PMOS管并联的互补差分输入对结构来实现输入级的Rail-to-Rail.基本的Rail-to-Rail输入级结构如图1 所示,M1-M2 为NMOS 差分输入对,M3-M4 为PMOS 差分输入对.

　　图1 　基本的Rail-to-Rail 输入级结构