这两周都在调一块我们组画的FPGA电路板，遇到了不少的问题，在此总结一下。

　　焊电路板肯定是从电源焊起，我们的电源部分基本上没有问题，3.3V、2.5V和1.2V输出都很正常。

　　但是当我们把FPGA芯片焊上后，在quartus里用JTAG方式下载程序时，问题出错，提示是找不到芯片。起初我们认为是下载电路设计得有问题，于是我们对照着CycloneIII的芯片手册中找关于JTAG下载的描述。其中有一段是这样描述的：

　　For device VCCIO of 2.5 V, 3.0 V, or 3.3 V, refer to Figure 10–24. All I/O inputs must

　　maintain a maximum AC voltage of 4.1 V. Because JTAG pins do not have the internal

　　PCI clamping diodes to prevent voltage overshoot when using VCCIO of 2.5 V, 3.0 V, or

　　3.3 V, you must power up the download cable’s VCC with a 2.5- V supply from VCCA.

　　For device VCCIO of 1.2 V, 1.5 V, or 1.8 V, refer to Figure 10–25. You can power up the

　　download cable’s VCC with the supply from VCCIO.

　　在我们在板子上，VCCIO用的是3.3V,因此VCCA应该用2.5V,再看我们的VCCA，竟然是1.2V，再查了CycloneIII的芯片手册，其中写到：

　　Each Cyclone III PLL uses separate VCC and ground pin pairs for their analog

　　circuitry. The analog circuit power and ground pin for each PLL is called VCCA

　　number> and GNDA. Connect the VCCA power pin to a 2.5-V power supply even if you

　　do not use the PLL.

　　就是说VCCA是2.5V，看来我们是连错了，VCCA和VCCD分别是锁相环的数字电源和模拟电源，在画原理图的时候不小心画错了。这也是CycloneIII和CycloneII的区别，在CycloneII中，VCCA和VCCD_PLL都接1.2V，而在CycloneIII中，VCCA接2.5V，VCCD_PLL接1.2V。

　　发现这个错误后，我们只能小心翼翼地飞线了，经过一翻折腾后，终于飞好了，上电，下载，成功!

　　后面我们就要测SDRAM了，因为我们要用SOPC系统，程序要在SDRAM里跑。但是无论我们的程序怎么调，在nios里下载程序时，控制台总是显示verify failed between address 0x1000000 and 0x1000020,其中这个地址范围在SDRAM的地址空间中。出现这个问题是因为与SDRAM通信出现了问题，而且大部分是因为SDRAM的时钟与SDRAM CONTROLLER的时钟之间的相移设置得不正确。但是我设置得相移是根据quartus handbook中关于相移地介绍算出来的，应该不会有问题。话虽这么说，但是是不是算错了我也不敢确定，所以只能修改此相移(error and try)，因为一般此相移都设为-72度，所以把相移修改为-72度，但是问题依旧。既然是error and try，于是我又试了一些其它的值，但是依然没有效果。此时我们认为问题出在电路板上的可能性会比较大，于是围绕着SDRAM检测硬件，SDRAM的连接非常简单，只需要把数据线、地址线和一些控制线直接连到FPGA的引脚上即可，所以在连接上不会有太大的问题。后来突然想到我们之前把PLL的电源接错了，没准当时已经把PLL烧坏了，而我们的SDRAM的相移是通过PLL来实现的。于是我们写了一个测试程序，看PLL的输出是否正确。结果果然不出我们所料，PLL的输出根本不是我们想要的方波(当然用示波器测应该是输出正弦波，因为方波的频率是50M，根据信号与系统的理论，此方波是由50M和及高次谐波组成的，而示波器的带宽也就60M,所以只能显示50M的正弦波)，而是一些杂波，这说明我们这片FPGA的PLL已经被我们搞坏了，查看其芯片手机，VCCD_PLL最多只能接1.8V，之前我们用2.5V来虐待它，而且时间还不短，它不坏就不正常了。

　　现在我们只能换FPGA芯片了，经我们小心翼翼地再次飞线，最终将芯片焊好后，一步一步地测，电源正常、硬件下载正常、PLL输出正常、nios下载正常。至此我们的工作算是暂告一段落。

　　在以上调试过程中，还遇到了一些其它的问题。

　　在nios里下载软件程序时，会出现

　　assertion "m_state == STATE_DEBUG" failed: file "nios2oci.cpp", line 157

　　Using cable "USB-Blaster [USB-0]", device 1, instance 0x00

　　Pausing target processor: not responding.

　　Resetting and trying again: D:\altera\81 ios2eds\bin ios2-download: line 594:

　　6300 Hangup nios2-gdb-server --instance 0 --tcpport none --wri

　　te-pid ./Debug/nios2-download.pid ./Debug/GigaCard.elf.srec

　　这个问题在我调试的过程中偶尔会出现，而且是没有规律的，也正是这个问题，总是阻碍着我们前进的脚步，后来我们发现一个程序本来是可以下到onchip-memory中的，后来同样的程序无论如何都下不进去了，于是我们基本可以确定问题出在了硬件。对于有控制器的系统，晶振肯定是非常重要的，于是我们测晶振的输出是不是正常的，结果是有时正常有时不正常，这说明晶振虚焊了，经过我们小宝同学精心补焊，上面那个问题就再也没有出现过了。